在Cadence日前的新产品媒体发布会上,Cadence介绍的第三代并行仿真平台Xcelium便是一种通过加快测试速度来提高验证效率的技术。在并行仿真技术的新时代中,工程师无需再担忧验证会成为瓶颈。除了Xcelium,Cadence还重点介绍了其全新的基于FPGA的Protium S1原型验证平台。这两款产品皆是Cadence今年3月初发布的。

“近几年来,业界愈加注重早期软件开发,从而进一步缩短整体项目时间,这也是我们开发更先进的硬件仿真和 FPGA 原型设计平台的动力所在。” Cadence公司系统与验证事业部产品管理与运营副总裁Michał Siwiński如是说。 20170505-CAD-2 Cadence公司系统与验证事业部产品管理与运营副总裁Michał Siwiński

应对SoC 尺寸和复杂度的提升,并行仿真平台Xcelium诞生

据Michał Siwiński介绍,第三代Xcelium仿真平台源于收购Rocketick公司带来的技术,是业内唯一正式发布的基于产品流片的并行仿真平台。基于多核并行运算技术,Xcelium可以显著缩短SoC面市时间。 20170505-CAD-3 Xcelium仿真平台具备以下优势,可以大幅加速系统开发:

1.多核仿真,优化运行时间,加快项目进度:利用Xcelium可显著缩短执行时间,在寄存器传输级(RTL)仿真可平均提速3倍,门级仿真可提高5倍,DFT仿真可提高 10倍,节约项目时间达数周至数月。

2.应用广泛:Xcelium仿真平台支持多种最新设计风格和IEEE标准,使工程师无需重新编码即可提升性能。

3.使用方便:Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎,并自动选取最优CPU内核数目,提高执行速度。

  1. 采用多项专利技术提高生产力(申请中):优化整个SoC验证时间的新技术包括:为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。 20170505-CAD-4 “较Cadence上一代仿真平台,Xcelium 单核版本性能平均可提高2倍,多核版本性能平均可提高5倍以上。” Michał Siwiński表示,Cadence Xcelium仿真平台已经在移动、图像、服务器、消费电子、物联网(IoT)和汽车等多个领域的早期用户中得到了成功应用,并通过产品流片验证。他举例称,如对于基于ARM的SoC设计,在门级仿真获得了4倍的性能提升,在RTL仿真获得了5倍的性能提升。意法半导体的28nm FD-SOI SoC和ASIC设计,使用Cadence Xcelium并行仿真平台,在串行模式DFT仿真中得到8倍的速度提升。 20170505-CAD-5 全新Xcelium仿真平台是Cadence验证套件家族的新成员,旨在帮助系统和半导体设计公司有效的开发更完整、更具竞争力的终端产品。“Xcelium仿真平台、JasperGold Apps、Palladium Z1企业级仿真平台和Protium S1 FPGA原型验证平台共同构成了市场上最强大的验证产品套件,帮助工程师加快设计创新的步伐。” Michał Siwiński说。 20170505-CAD-6 Michał Siwiński直言,前两代仿真技术都各自发展了 20 年左右,相信全新的并行仿真技术将也成为未来 20 年的仿真基础。

验证充当的是“健康体检”的角色,FPGA原型验证平台Protium S1有何升级?

验证在SoC设计的过程中是非常重要的一环。“过去业内有人说验证相当于‘买保险’,我个人觉得这个观点是错误的,验证实际上相当于是‘健康体检’,提前发现问题,并采取措施及时解决。要不然等到出现问题就晚了。”Cadence全球副总裁亚太区总裁石丰瑜深入浅出地阐述了他对验证的看法。 20170505-CAD-7 Cadence全球副总裁亚太区总裁石丰瑜

石丰瑜进一步指出,过去,在芯片设计行业很少听到验证,那是因为过去芯片并没有像现在这么复杂,设计规模上一般几百万门、几千万门,通过仿真就可以找出大部分问题,而且这些问题大部分是功能上的问题。但现在芯片越来越复杂,除了要运行OS、跑软件,还要把芯片做的越来越小。此外,芯片的核数也越来越多,功耗就变成了一个突出的问题。还有运行软件时的带宽是否足够,等等。因此,芯片的复杂度大大增加,如果只是通过仿真来做,已经无法完成。但是这些问题一旦出现足以毁掉一个产品。因此,必须验证。

“这些验证已经不仅仅是功能验证,还包括功耗、带宽、系统稳定性的验证等。现在验证已经是个无穷尽的活,是一条曲线,永远无法逼近完美,但IC设计人员只能尽量去做,把那些大问题尽早地找出来,并且帮助客户解决。这也是Cadence推出这些产品的原因,并且已经成为IC设计业不可或缺的一套工具。”石丰瑜直言,其实伴随着IC产业的发展,Cadence也遇到很多挑战,尤其是在过去的5-10年,Cadence投入了很多研发经费,也收购了一些优秀的公司,推出了一些很好的产品。

石丰瑜表示,从28nm开始,IC设计业开始遇到更多的挑战。“我们也在与客户沟通,希望他们能早点为验证时代的来临做准备。未来,设计一颗芯片在验证上的花费可能比在设计更多。”

此次,Cadence发布的全新基于FPGA的Protium S1原型验证平台,借由创新的实现算法,可显著提高工程生产效率。据介绍,Protium S1与Cadence Palladium Z1企业级仿真平台前端一致,初始设计启动速度较传统FPGA原型平台提升80%。Protium S1采用Xilinx Virtex UltraScale FPGA技术,设计容量比上一代平台提升6倍,性能提高2倍。 20170505-CAD-820170505-CAD-920170505-CAD-10

Michał Siwiński称,Protium S1平台主要有以下优势来助力设计师进一步提高生产力:

1.超高速原型设计:Protium S1平台具备先进的存储单元建模和实现能力,可将原型设计启动时间从数月降至数日,大幅提前固件开发日程。

2.方便使用与采纳:Protium S1平台和Palladium Z1共享一套通用编译流程,现有编译环境的重复利用率最高可达80%;两个平台之间保持前端流程高度一致。

3.创新的软件调试能力:Protium S1平台提供多种提高固件和软件生产力的功能,包括存储单元后门读写、跨分区转存波形、force-release语句,以及运行时钟控制。

Michał Siwiński表示,“Protium S1 为软件开发团队提供完整必需的软硬件组件、全面集成的实现流程、更快的设计启动时间和最先进的调试能力,使其可以提前数月交付更具吸引力的终端产品。”他透露,产品正式发布之前,Protium S1已被网络、消费者类和存储类市场多家厂商先期采用。 20170505-CAD-11

重视中国市场 加大在华研发力度

目前,Cadence在亚太区的销售收入占了全球总收入的26%,北美所占的比例最大。不过,石丰瑜表示,中国已经成为全球成长最快的市场,Cadence在中国市场的成长最快。

石丰瑜指出,和20年前相比,美国的IC产业结构已经发生了很大变化,现在美国设计芯片的企业并不仅仅只有IC企业,很多系统公司又重新回来设计半导体,而以前他们希望尽快把半导体部门分出去。他称,之所以出现这种情况,是因为整个半导体产业链的垂直分工已经非常明确,系统厂商不需要再自己做EDA工具,只需要专注在自己想要设计的芯片就可以了。

目前,Cadence正在加大在中国市场的投入。石丰瑜称,中国的系统厂商已经成长起来了,在全球也处于领先的地位。而这些厂商要么与国内的半导体厂商进行深度合作,要么开始自己设计芯片,这对整个国内半导体产业的发展也有很大的推进作用。他进一步称,“工具上的设计,必须要与客户深度合作,国内有越来越多具有规模的厂商越往前引领潮流,与我们深度合作的机会越大。”

石丰瑜透露,目前在中国市场除了现场支持的工程师、销售之外,也在把大部分研发转到国内。“中国市场成长很快,客户需求很大,种类也特别多,我们在国内把研发团队建大建全是很自然的事情。北京、上海、深圳三个地方的员工加起来已有八九百人。”

支持原创,版权所有,谢绝转载

2017-ESM-1