在SK Hynix的72层(72L) TLC NAND闪存中,所谓的P-BiCS (Pipe-shaped Bit Cost Scalable)单元,是利用管线式(pipe)闸极链接每一个NAND字符串(NAND string);从其布局可见,该芯片包含4个平面(plane)以及双面字符线开关/译码器(two-sided wordline switches/decoders)。

该内存数组的效率约57%,是因为相对较大的内存与其他周边;而SK Hynix的36L与48L产品内存数组效率则分别为67.5%与64.0%。此趋势显示SK Hynix应该会为下一代芯片开发尺寸更小巧的设计。

三星(Samsung)以及东芝/WD (Toshiba/Western Digital)的64L 3D TLC NANS裸晶,有超过65%的内存数组效率;不过以上的内存芯片尺寸以及功能则都差不多。

SK

各家64L与72L 3D NAND闪存单元数组效率比较 (来源:TechInsights)

SK Hynix 72L NAND闪存的位密度为3.55 Gbits/mm2,高于Samsung/WD之64L芯片;而美光/英特尔(Micron/Intel)的64L 3D NAND芯片是4种解决方案中位密度最高的,主要是因为采用名为CuA (CMOS under the array)的独特砖式(title)布局。

SK3

64L与72L 3D NAND内存芯片位密度比较 (来源:TechInsights)

在3D NAND内存单元架构方面,SK Hynix芯片堆栈了总共82个闸极,包括选择器(selector)与虚设字符线(dummy wordlines,DWL);我们知道有72个闸极是用于主动字符线单元,而最上方的三个闸极则是用于源极与汲极的选择器闸极(selector gates,SG),剩余的7个闸极应该是用于DWL以及隔离闸极(isolation gates)。

在各家厂商的64L NAND组件中我们看到:

• Samsung采用了总数71个闸极,其中有3个用于SG,4个用于DWL;

• Toshiba/WD产品的闸极总数为73个,其中7个用于SG,2个用于DWL;

• Micron/Intel产品的闸极总数为76个,其中2个用于SG,7个用于DWL。

垂直单元效率计算方法,是主动字符线的数量除以垂直堆栈闸极的总数;其结果就是该3D NAND内存单元架构的流程效率。SK Hynix 72L产品的垂直单元效率为87.8%,Toshiba/WD的64L BiCS产品也是一样;Samsung的64L产品效率则为90.1%,而Micron/Intel的64L产品效率则为84.2%,如下图所示。

SK4

64L与72L 3D NAND内存产品的垂直单元效率 (来源:TechInsights)

SK Hynix先前的36L与48L产品是采用单步骤蚀刻工艺来制作分别为43个与55个闸极总数的通道电洞(channel holes);新一代的72L内存单元则是采用两步骤蚀刻工艺来制作通到电洞。在管线闸极上,较低的42个闸极以及较上方的40个闸极,分别是以两个不同的蚀刻步骤形成。而狭缝(slits)与子狭缝(sub-slits)则是以单步骤蚀刻形成,工艺整合程序如下:

管线闸极铸模成形(下方部位)

通道蚀刻(下方部位)

牺牲层填入电洞;

铸模成形(上方部位);

通道蚀刻(上方部位);

牺牲层移除;

通道成形。

Micron/Intel的64L产品采用双堆栈NAND字符串架构,在上部与下部堆栈之间有一个平板(plate);而SK Hynix的72L产品则是采用两步骤蚀刻工艺,而非双堆栈NAND字符串,工程师必须要严密控制工艺步骤,以避免上下部位的通道电洞未对齐;该电洞的尺寸在256 Gbit 72L产品约只有10纳米。更多关于SK Hynix 72L NAND闪存的分析,请点此链接阅读。

编译:Judith Cheng

(参考原文:Diving into SK’s 72-Layer NAND,by Jeongdong Choe;本文作者为Techinsights资深技术员)

二维码