向右滑动:上一篇 向左滑动:下一篇 我知道了
广告

英特尔和AMD揭秘先进封装的未来,模块化方法殊途同归

英特尔和AMD在国际固态电路大会上,强调了先进封装在他们未来的高端芯片产品中所扮演的角色,最先进工艺的新性能能力都来自模块化方法,芯片封装在未来半导体创新中潜力巨大。

本文由半导体产业纵横编译自福布斯oy9esmc

英特尔和AMD在本周的国际固态电路大会上讨论了他们最先进的一些芯片设计,他们强调了先进封装在他们未来的高端芯片产品中所扮演的角色。在这种情况下,令人印象深刻的新性能能力都来自模块化方法,这些方法结合了在不同晶圆厂使用不同制造工艺制造的构建块。它说明了芯片封装在未来半导体创新中的巨大潜力。oy9esmc

 英特尔的Ponte Vecchio

英特尔的 Ponte Vecchio 目标市场是作为内置于大型数据中心系统的高性能模块。它是一种图形处理单元 (GPU),专为人工智能、机器学习和计算机图形学中的应用而设计。它以连接意大利佛罗伦萨阿诺河一侧的领主广场和另一侧的皮蒂宫的中世纪石桥命名。该设计的亮点之一是它如何连接大量专用小芯片,以组合成完整系统的集成电路构建块。oy9esmc

 oy9esmc

Ponte Vecchio 使用八块“tile”,采用台积电 (TSMC) 最先进的 5 纳米工艺制造。每个 tile 有八个“Xe ”核心,而八个核心中的每一个又具有八个向量和八个专用矩阵引擎。oy9esmc

这些tile放置在“base tile”的顶部,通过一个巨大的交换结构将它们连接到内存和外部世界。该基础块采用公司的“Intel 7”工艺制造,这是该公司增强型 10 纳米SuperFin制造工艺的新名称。还有一个称为“RAMBO”的高性能内存系统,它代表随机存取内存,带宽优化,建立在使用 Intel 7 Foveros的基础块上互连技术,其中还包含许多其他构建块。oy9esmc

 oy9esmc

Ponte Vecchio 设计是异构集成的一个案例研究,在一个 77.5 x 62.5 mm(约 3 x 2.5 英寸)。oy9esmc

 oy9esmc

这种设计中的工程挑战很多:oy9esmc

 oy9esmc

第一是,连接所有部件。设计人员需要一种在所有不同芯片之间移动信号的方法。在过去,这是通过印刷电路板上的电线或走线完成的,然后通过将芯片焊接到电路板上来连接芯片。但随着信号数量和速度的增加,这在很久以前就失去了作用。如果将所有东西都放在一个芯片中,则可以在制造过程的后端将它们与金属迹线连接起来。如果你想使用多个芯片,那就意味着你需要很多连接引脚,并且你希望连接距离很短。oy9esmc

 oy9esmc

英特尔使用两种技术来支持这一点。首先是它的“嵌入式多芯片互连桥”(EMIB) 它由一小块硅片制成,一次可以提供数百或数千个连接,第二个是它的 Foveros die-to-die 堆叠技术,首先用于其 Lakefield 移动处理器。oy9esmc

 oy9esmc

第二,确保所有部分都同步。一旦你连接了许多不同的部分,你需要确保所有部分可以同步地相互通信。这通常意味着分配一个称为时钟的时序信号,以便所有芯片都能同步工作。事实证明这并非微不足道,因为信号往往会出现偏差,并且环境非常嘈杂,大量信号会四处弹跳。例如,每个计算图块在 40 平方毫米的空间内有 7000 多个连接,因此需要保持同步。oy9esmc

 oy9esmc

第三,管理热量。每个模块化瓷砖都需要大量电力,并且在整个表面上均匀地输送电力,同时消除产生的热量是一个巨大的挑战。内存芯片已经堆叠了一段时间,但产生的热量分布相当均匀。处理器芯片或瓦片可能有热点,具体取决于它们的使用量,并且管理 3D 芯片堆栈中的热量并不容易。英特尔在芯片背面使用了金属化工艺,并将这些与散热器集成在一起,以处理Ponte Vecchio系统预计产生的600瓦功率。oy9esmc

 oy9esmc

英特尔报告的初始实验室结果包括超过45Teraflops的性能。正在阿贡国家实验室建造的 Aurora超级计算机将使用超过54000个Ponte Vecchios以及超过18000个下一代 Xeon处理器。urora的目标峰值性能超过 2 Exaflops,是Teraflop 机器的1000 倍。早在 1990 年代中期,一台Teraflop机器是一项价值1亿美元的科学项目。oy9esmc

 oy9esmc

oy9esmc

 AMD 的 Zen 3

 oy9esmc

AMD谈到了它的Zen 3基于台积电 7 纳米工艺的第二代微处理器内核。该微处理器内核旨在用于 AMD 的细分市场,从低功耗移动设备、台式计算机一直到其最强大的数据中心服务器。该策略的中心原则是将其 Zen 3 内核与支持功能打包在单个小芯片上作为“核心复合体”,该小芯片用作模块化构建块,就像英特尔的tiles一样。因此,他们可以将八个小芯片封装在一起用于高性能台式机或服务器,或者将四个小芯片封装在一起用于价值系统。AMD 还使用所谓的硅通孔 (TSV) 垂直堆叠芯片,这是一种将多个芯片相互连接的方式。oy9esmc

 oy9esmc

Ponte Vecchio 和 Zen 3 强调的关键是能够混合和匹配使用不同工艺制造的芯片。就英特尔而言,这包括自行制造的部件以及台积电最先进的工艺。AMD 可以结合台积电和GlobalFoundries的部件。选择将较小的芯片链接在一起而不仅仅是构建一个大芯片的优势是,较小的芯片将具有更好的制造良率,因此成本更低。并且可以将新的小芯片与经过验证的成熟制程小芯片混合搭配,这类成熟制程芯片可以用更为便宜的工艺制造。oy9esmc

 oy9esmc

AMD和Intel的设计都是技术上的杰作。毫无疑问,它们代表着大量的辛勤工作和学习,代表着巨大的资源投资。但是,正如 IBM 在 1960 年代在其大型机 System/360 中引入模块化子系统,以及个人计算机在 1980 年代实现模块化一样,硅微系统的模块化分区(以这两种设计为例并由先进的芯片封装实现)预示着重大的技术转变。然这里展示的许多功能仍然是大多数初创企业无法企及的,但我们可以想象,当这项技术变得更容易获得时,它将引发一波混合搭配的创新浪潮。oy9esmc

 oy9esmc

*声明:本文系原作者创作。文章内容系其个人观点,我方转载仅为分享与讨论,不代表我方赞成或认同,如有异议,请联系后台。oy9esmc

文章来源及版权属于半导体产业纵横,ESM国际电子商情仅作转载分享,对文中陈述、观点判断保持中立,不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。如有疑问,请联系Elaine.lin@aspencore.com
半导体产业纵横
立足产业视角,提供及时、专业、深度的前沿洞见、技术速递、趋势解析,赋能中国半导体产业,我们一直在路上。
  • 微信扫一扫,一键转发

  • 关注“国际电子商情” 微信公众号

最新快讯

可能感兴趣的话题