广告

芯和半导体:Chiplet技术与设计挑战

Chiplet对传统的EDA设计流程带来了很大的挑战,从系统最初的Chiplet设计到最终的嵌合签核,都需要新的工具、新的思路和新的方法学。

  3月29日,由全球领先的技术媒体机构AspenCore主办的2023国际集成电路展览会暨研讨会(IIC Shanghai 2023)同期的EDA/IP与IC设计论坛,邀请了包括Cadence、芯瑞微、Andes、奎芯科技、芯和半导体、思尔芯、 安谋等多家来自EDA工具、IP解决方案等厂商代表作了相关深度分享。其中,芯和半导体技术支持总监苏周祥作了主题为“Chiplet技术与设计挑战”的演讲。lxQesmc

  苏周祥指出,HPC(High Performance Computing,高性能计算)应用极大程度上推动了单芯片的SoC向多芯片的Chiplet发展,也就是模块化SoC的快速演进,这也是现在集成电路行业最火的一个话题。另外Chiplet它像小孩子搭积木,但是它又不是完全的小孩子搭积木,它比搭积木更加的复杂,要考虑的问题更多,给传统的EDA设计流程带来了很大的挑战,从最初的Chiplet设计到最终的签核,都需要新的工具、新的思路和新的方法学。lxQesmc

芯和半导体技术支持总监苏周祥lxQesmc

  他认为,做Chiplet需要一个新的设计平台,或者EDA平台。第一是架构方面需要支持系统级连接、堆栈管理、层次化设计;第二在物理实现方面,需要协同设计环境、支持各领域的工具、多芯片3D布局规划和布线,在分析时不但要做片上的电磁分析,而且要考虑片上和封装的的协同分析,多物理场的分析。lxQesmc

  在验证方面,需要考虑芯片的生产工艺、封装的生产工艺,甚至要考虑系统级的生产工艺,而且要把这些生产工艺放在一起做验证。而芯和半导体在设计、仿真、验证,到最后的测试,都有一个完整的工具链,完整的解决方案。lxQesmc

  在设计层面,芯和有3DIC Compiler,可以支持千亿级晶体管异构SoC的集成,另外有灵活高效的工作流程环境,基于2D到3D可视化的快速设计和探索,支持高效、高容量D2D自动化布局,另外集成了业界先进的STA、SI、PI、EMIR、Thermal等分析支持,可以实现最佳的PPA。lxQesmc

  在仿真分析层面,芯和也有比较强大的先进封装仿真分析平台,该平台称作为Metis,其集成了信号完整性仿真、高速通道分析、电源完整性仿真、电热多物理场仿真、芯片-硅基板-封装联合仿真,涵盖了Chiplet在设计过程中所有的电性能、热性能和多物理场仿真的内容。lxQesmc

  此外,该厂商的Metis技术优势还体现在,一是在仿真引擎方面,Metis集成了跨尺度EM仿真引擎技术;二是智能化网格剖分技术,在电磁场变化比较剧烈的地方,用比较细的网格去划分,在电磁场变化不那么剧烈的地方用较粗的网格去划分,实现网格数量和计算速度的平衡。三是多核计算和分布式计算技术,Chiplet设计过程中模型复杂度越来越大,Metis仿真速度相比较于传统的仿真工具有10倍的加速,内存占比方面有20倍的减小,这是非常重要的。lxQesmc

  除了Chiplet和先进封装设计仿真分析平台,芯和半导体还有其他更多的产品线,例如片内的电磁场仿真分析,传统封装的电磁场仿真分析,还有系统级的信号完整性、电源完整性, RF相关的解决方案等等。总而言之,芯和半导体在设计、仿真、验证,到最后的测试,提供了一个完整的EDA工具链和完整的解决方案。lxQesmc

责编:Zengde.Xia
夏曾德
夏曾德,《国际电子商情》副主分析师
  • 微信扫一扫,一键转发

  • 关注“国际电子商情” 微信公众号

近期热点

广告
广告

EE直播间

更多>>

在线研讨会

更多>>